Les lundis, à partir de 14h - UPEC CMC - Salle P2-131

2 octobre 2023

Génération automatique de code parallèle isochrone

Thibaut Tachon (Huawei Paris Research Lab)

Depuis la stagnation de la fréquence d’horloge des processeurs, l’accroissement de la puissance de calcul a dépendu entièrement de l’accroissement du nombre d’unités de calcul.

Plus que la difficulté algorithmique impliquée par l’écriture de tout programme séquentiel, la programmation parallèle demande au programmeur de gérer de nombreuses unités de calcul, incluant leurs tâches et leurs interactions.

Pour alléger le fardeau du programmeur, cette présentation propose deux approches différentes de génération automatique de code parallèle.

Le modèle parallèle isochrone BSP possède des propriétés intéressantes telles que sa simplicité et son modèle de coût qui en font la cible de notre génération de code parallèle.

Les automates et expressions régulières sont souvent choisis pour modéliser les calculs séquentiels et leurs parallélisation devrait, à long terme, aboutir à de solide fondations pour la génération de code parallèle.

Pour notre approche principale, nous développons la théorie des automates BSP avec leur génération et déterminisation.

Cette théorie est utilisée dans une nouvelle méthode pour la recherche parallèle de motif à l’aide d’expressions régulières.

Notre autre approche propose un langage spécifique au domaine des réseaux de neurones où la composition fonctionnelle d’un petit nombre de primitives facilite le développement, la maintenance et la définition formelle du langage par rapport aux approches existantes.